臺積電7nm工藝量產(chǎn):功耗降低65%,未來5nm再降20%功耗
在7nm節(jié)點,臺積電已經(jīng)是雄心勃勃,除了AMD官方提到的7nm Vega芯片之外,臺積電還手握50多個7nm芯片流片,新工藝性能可提升35%或者功耗降低65%,未來升級到5nm之后性能還能再提升15%,功耗降低20%。
英特爾在14nm、10nm工藝上的難產(chǎn)給了其他半導(dǎo)體公司趕超的機會,由于2019年之前都無法推出10nm芯片,而三星、臺積電的7nm工藝今年就會量產(chǎn)了,這一輪競爭中英特爾真的輸了,哪怕官方多次宣布自家的10nm工藝在性能、晶體管密度上比其他家的7nm節(jié)點還好也沒用了。在7nm節(jié)點,臺積電已經(jīng)是雄心勃勃,除了AMD官方提到的7nm Vega芯片之外,臺積電還手握50多個7nm芯片流片,新工藝性能可提升35%或者功耗降低65%,未來升級到5nm之后性能還能再提升15%,功耗降低20%。
EEtimes今天報道了臺積電的工藝路線圖,官方公布了7nm及未來的5nm工藝細節(jié),首先是第一代7nm工藝,今年將會量產(chǎn),后面還有50多個芯片陸續(xù)流片,涉及到CPU、GPU、AI芯片、加密貨幣芯片、網(wǎng)絡(luò)、游戲、5G、自動駕駛芯片等等行業(yè)。
7nm工藝的性能將提升35%,或者功耗降低65%,芯片密度達到3倍水平——原文這里沒提到是跟誰對比,不過不可能是10nm,臺積電官網(wǎng)上跟10nm工藝對比的結(jié)果是性能提升20%或者功耗降低40%,芯片密度1.6倍,因此這里對比的很可能是臺積電的16nm工藝。
第一代7nm工藝沒有使用EUV光刻工藝,N7+節(jié)點才會用上EUV光刻機,不過這個是制造過程的改變,N7+工藝的性能沒什么變化,晶體管密度提升大概20%,功耗降低10%。
此外,N7+工藝雖然目前的良率不錯,但是還有一些關(guān)鍵單元要到今年底或者明年初才能搞定,完整用于N7+工藝的EDA工具大概要等到8月份。
7nm之后臺積電今年還要風(fēng)險試產(chǎn)5nm工藝,與最初7nm工藝相比,臺積電的5nm工藝大概能再降低20%的能耗,晶體管密度再高1.8倍,至于性能,預(yù)計能提升15%,不過使用新設(shè)備的話可能會提升25%。
按照之前的規(guī)劃,臺積電的5nm工藝預(yù)計會在2020年量產(chǎn),那時候英特爾順利的話可能會進入7nm節(jié)點了。
- 富士通數(shù)字退火芯片DAU明年登場[18年05月19日 12:37]
- 高通總裁拜訪OPPO,傳拿下R15S訂單[18年05月19日 12:37]
- 經(jīng)濟學(xué)人:臺積電先進制程將超越英特爾[18年05月19日 12:36]
- 高通恩智浦并購獲批前景樂觀 恩智浦股價創(chuàng)本周最大漲幅[18年05月19日 12:35]
- 共建智慧家庭美好未來!2018中國智慧家庭高峰論壇精彩盤點[18年05月19日 12:33]
- 樂鑫ESP32開發(fā)板正式通過Amazon FreeRTOS的驗證[18年05月18日 21:30]